• 首页 > 产经频道 > 业界新闻

    为摩尔定律续命 从SoC转向Chiplet“小芯片”

    2021年11月19日 11:36:31   来源:快科技

      以英特尔前CEO戈登摩尔命名的摩尔定律,是指集成电路中的晶体管数量每两年翻一番。55年来,半导体行业一直用摩尔定律来制定路线图和研发目标。

      为延续摩尔定律、实现芯片小型化,55年间新技术不断涌现,但从历史上看,晶圆的光掩模限制了单个芯片的最大尺寸,芯片制造商和设计人员不得不用多个芯片来完成提供的功能。

      很多情况下,甚至是多个芯片提供相同的功能,就像是处理器的内核和内存模块那样。

      之前一直在用的SoC(片上系统)技术可以组合不同的模块,模块之间通信速度更快的同时,功耗更低、密度更高,而且成本更低。

      但近年来,先进制造节点的成本增加,削弱了SoC技术在成本上的优势。

      在最新的台积电2021开放创新平台活动上,Alchip Technologies研发副总裁James Huang表示Chiplet“小芯片”和先进的封装技术,可以提供比单个SoC更有竞争力的成本结构,同时保持接近的性能和功耗。

      其引用了两项对小芯片/封装发展至关重要的技术:一项是台积电的 3DFabric和CoWos组合技术,另一项是Alchip的APLink die-to-die (D2D) I/0技术。

      Chiplet“小芯片”技术,顾名思义,就是用多个小芯片封装在一起,用die-to-die内部互联技术,组成异构System in Packages( SiPs)芯片。而更小的芯片单体,可以提高每片晶圆的利用率,从而降低成本。

    为摩尔定律续命:从SoC转向Chiplet“小芯片”

      图源EETimes

      但为了维持摩尔定律,Chiplet“小芯片”技术还需要提供与SoC技术接近的性能,需要AIchip的APLink D2D I/0技术支撑多个小芯片之间的高速数据流。

      APlink 1.0使用的是台积电的12nm工艺,速度是1Gbps;APlink 2.0用的是7nm工艺,速度是4Gbps;正在测试的APLink 3.0已经有16Gbps的速度。

      根据路线图,即将推出的APLink 4.0会采用3nm D2D工艺。

      APlink 4.0 IP 将支持北/南、东/西方向和对称式PHY对齐,以尽量减少D2D线长,其互连拓扑的I/O总线会用标准的内核电压,PHY宏的速度将达到12Tbps,每条DQ的速度达到16Gbps,且只有5纳秒延迟 。

    为摩尔定律续命:从SoC转向Chiplet“小芯片”

      图源EETimes

      Chiplet“小芯片”技术涉及封装、EDA、芯片架构设计等多个领域,也有机会重构半导体产业链,但最后落地的关键是商业模式,Chiplet“小芯片”还需要点时间来证明自己。

      文章内容仅供阅读,不构成投资建议,请谨慎对待。投资者据此操作,风险自担。

    [编号: ]
    分享到微信

    推荐

    新闻

    大疆重磅新品杀到 海报暗指Mavic 3无人机

    根据此前爆料,大疆Mavic 3无人机就采用了双摄方案,一个是2000万像素24mm的M4/3画幅广角,f2.8光圈,支持5.2K/30P视频拍摄,还有一个1200万像素166mm毫米等效的长焦的镜头,据说支持4倍光变,28倍数字裁切。   

    互联网+

    智能家居离爆发还有多远

    通往“智能、畅快、舒适”家庭生活的新道路,还需要投资方、企业和消费者三方协力共建,方能真正抵达。

    融合

    阿里云 腾讯云和华为云三家共逐鹿 金融云大局已定

    随着金融云建设进入深水区,以阿里云、腾讯云和华为云为代表的的云服务厂商们又有哪些新的布局?

    创投

    差旅天下2021年三季度利润增长73.71% “技术创新+模

    2021年前三季度,差旅天下(430578)营业收入较上年同期同比增长126.47%;归属于挂牌公司股东的净利润较上年同期同比增长73.71%。截止三季度末,基本每股收益已达到0.20元/股,同比增长66.67%。